GUÍA COMPLETA DE LA MEMORIA
REVISIÓN INTEGRAL DE DATOS

• Revisión integral de datos
• Información sobre el controlador de memoria
• Paridad
• Recomendaciones sobre la "paridad artificial"
• ECC
• Clases de SIMMs para configuraciones ECC

 Revisión de integridad de datos

Un aspecto importante en el diseño de la memoria es la verificación de integridad de los datos almacenados en la memoria. Actualmente se emplean dos métodos para asegurar la integridad de datos:

La paridad ha sido el método más común hasta la fecha. Este proceso añade un bit adicional a cada 8 bits (1 byte) de datos.

Error Correction Code (ECC) (Código de Corrección de Errores) es un método más completo para la verificación de integridad de datos que puede detectar y corregir errores de bits individuales.

Debido al carácter competitivo del mercado, cada vez es más común que los fabricantes de computadoras personales omitan la verificación de integridad de datos. Por ejemplo, eliminan la memoria de paridad con el objeto de reducir el precio de los sistemas (esta tendencia ha sido compensada, en parte, por la mejora en la calidad de los componentes de memoria que ofrecen ciertos fabricantes, y como resultado, los errores de memoria son relativamente escasos).

Información sobre el controlador de memoria

El controlador de memoria es un componente esencial de toda computadora. Su función básica es la de supervisar la transferencia de datos hacia y desde la memoria. El controlador de memoria determina la clase de verificación de integridad de datos que se utiliza. Con métodos como la paridad y ECC, el controlador de memoria desempeña un papel activo en el proceso.

La decisión sobre la verificación de integridad de datos se debe tomar al comprar la computadora. Si esta desempeñara un papel crítico, por ejemplo, como un servidor de red, conviene comprar un sistema con un controlador de memoria provisto de funciones ECC. La mayoría de las computadoras diseñadas para uso como servidores avanzados dan soporte para ECC; la mayoría de las computadoras de escritorio diseñadas para su uso en empresas y en el gobierno dan soporte para el sistema de paridad; y la mayoría de las computadoras básicas diseñadas para su uso en el hogar o en las empresas pequeñas están diseñadas para la memoria sin paridad.

Paridad

Cuando se usa el método de paridad en una computadora, se almacena un bit de paridad en DRAM con cada 8 bits (1 byte) de datos. Las dos clases de protocolo de paridad (paridad impar y paridad par) funcionan de manera similar, las cuales se describen en la siguiente tabla.

PARIDAD IMPAR

1. El bit de paridad se fija en uno (se "activa"), si el byte de datos correspondiente contiene un número par de unos. Si el byte contiene un número impar de unos, el bit de paridad se fija en cero (se "desactiva").
   
2. El bit de paridad y los 8 bits de datos correspondientes se registran en DRAM.
   
3. Antes de que se envíen los datos a la CPU, estos son interceptados por el circuito de paridad. Si el circuito de paridad identifica un número impar de unos, los datos se consideran validos. Se elimina el bit de paridad de los datos y los 8 bits de datos se transmiten a la CPU.

Si el circuito de paridad detecta un número par de unos, los datos se consideran inválidos y se genera un error de paridad.

PARIDAD PAR

1. El bit de paridad se fija en uno si el byte de datos correspondiente contiene un número impar de unos.
   El bit de paridad se fija en cero si el byte contiene un número par de unos.
2. (Igual a la paridad impar)
   
3. (Igual a la paridad impar)

Los datos se consideran validos si el circuito de paridad detecta un número par de unos.

Los datos se consideran inválidos si el circuito de paridad detecta un número impar de unos.

El método basado en la paridad tiene ciertas limitaciones. Por ejemplo, un circuito de paridad puede detectar un error, pero no puede realizar ninguna corrección. Esto se debe a que el circuito no puede determinar cual de los 8 bits de datos es incorrecto; además, si hay más de un bit incorrecto, el circuito de paridad no detectara el problema si los datos coinciden con la condición de paridad par o impar, en la cual el circuito de paridad basa la verificación. Por ejemplo, si un 0 correcto se convierte en un 1 erróneo y un 1 correcto se convierte en un 0 erróneo, los dos bits defectuosos se cancelan entre sí y el circuito de paridad no detecta los errores. Afortunadamente, la posibilidad de que esto suceda es extremadamente remota.